BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-085926

(43)Date of publication of application: 18.03.1992

(51)Int.CI.

H01L 21/28 H01L 21/28 H01L 21/28 H01L 21/336 H01L 29/62 H01L 29/784

(21)Application number: 02-202084

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

30.07.1990


(72)Inventor: MIYAJIMA AKIO


MORITA KIYOYUKI

(54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To make a depth of a diffusion layer of a source.drain part shallow and further stabilize contact resistance of a gate electrode window by a method wherein an impurity layer is formed on a substrate, an amorphous layer is formed by ion-implanting into a part of the impurity layer, and heatporocessing is performed to collect the impurities to the amorphous layer. CONSTITUTION: After a P well layer 101 and a thin gate oxidized film 102 are formed in a P-type silicon substrate 100, a polycrystalline silicon is deposited, a gate electrode 103 and an N-layer 104 are formed to deposit an SiO2 film, and thereafter a side wall 105 is formed by anisotropic etching. Next, with a gate electrode with a side wall as a mask, arsenic is implanted to form a source.drain region 106 of an NMOS. Next, silicon is ion-implanted into the source.drain layer and the gate electrode to form an amorphous layer 107, and a heat processing is performed to pile up phosphorus or arsenic on the amorphous layer 107 in the source.drain





layer. Group IV elements or fluorides of group IV elements are employed as an ion species other than silicon.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑩ 特 許 出 願 公 開

◎ 公 開 特 許 公 報 (A) 平4-85926

⑤Int.Cl. ⁵	識別記号	庁内整理番号	49公開	平成4年(1992)3月18日
H 01 L 21/265 21/28	3 0 1 A	7738—4M 7738—4M		
21/336 29/62 29/784	G	7738—4M		
23/104		7738-4M H 0	1 L 21/265	
		8422-4M	29/78	301 P
		審査請求	き 未請求 部	背求項の数 11 (全8頁)

60発明の名称 半導体装置の製造方法

②特 顧 平2-202084

②出 願 平2(1990)7月30日

回発 明 者 宫 島 明 夫 大阪府門真市大字門真1006番地 松下電器産業株式会社内 回発 明 者 森 田 清 之 大阪府門真市大字門真1006番地 松下電器産業株式会社内 の出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

四代 理 人 弁理士 栗野 重孝 外1名

明細書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

- (1) 半導体基板に不純物層を形成する工程と前記不純物層の一部にイオン柱入により非晶質層を形成する工程と、前記半導体基板に熱処理を加え前記非晶質層に不純物を集結させる工程とを有することを特徴とする半導体装置の製造方法
- (2) 第4 族元素をイオン注入することにより 半導体基板を非晶質化することを特徴とする請求 項1 記載の半導体装置の製造方法
- (3) フッ素をイオン注入することにより半導体基板を非晶質化することを特徴とする請求項! 記載の半導体装置の製造方法
- (4) フッ化物をイオン注入することにより半導体基板を非晶質化することを特徴とする請求項 1 記載の半導体装置の製造方法。
- (5) 不活性ガスをイオン注入することにより 半導体基板を非晶質化することを特徴とする請求

項1記載の半導体装置の製造方法

- (7) 第4族元素をイオン住入することにより 半導体基板を非晶質化することを特徴とする請求 項6記載の半導体装置の製造方法。
- (8)フッ素をイオン注入することにより半導体基板を非晶質化することを特徴とする語求項 6 記載の半導体装置の製造方法。
 - (8) 不佸性ガスをイオン注入することにより

半導体基板を非晶質化することを特徴とする請求 項 6 記載の半導体装置の製造方法。

(10)ソースドレイン層とゲート電極不純物の導電型が同一で、非晶質層形成イオン注入のイオン種が前記導電型と同一であることを特徴とする請求項6記載の半導体装置の製造方法

(11)ソースドレイン圏とゲート電極不純物の導電型が同一で、非晶質層形成イオン注入のイオン理が前記導電型と同一のフッ化物であることを特徴とする請求項 6 記載の半導体装置の製造方法

3. 発明の詳細な説明

産業上の利用分野

本発明は半導体装置の製造方法に関し、特にMOS集積回路の装置の製造に用いれば好適なものである。

従来の技術

されている

近年 MOSISIの発展にはめざましいものがあり、特に低消費電力という長所を充分に生かせるという意味合いで、その高集積化は他の半導

クトも例外ではない。 半導体製造プロセス途中で多結晶シリコン表面に所望せぬ不純物が混入したり酸化物が形成されると、素子の微細化に伴いコンタクト特性の顕著な劣化が予想される。 従ってゲート多結晶シリコンのコンタクト特性を安定して信頼性のある良好な特性を持つプロセスも要望

以下に従来のNMOSトランジスタの製造方法の一例を記す。 第4図は従来NMOSトランジスタの一切の構造概略断面図である。 従来の製造技術は P型シリコン基板 400にNMOSが形成されるPウェル層 401(1E15cm^{**}程度)を設け、次に薄いゲート酸化膜(10nm^{**}25nm)402を形成した後 CVD法により多結晶シリコンを約300nm程度堆積し、次にPOC1。拡散により、前記多結晶シリコンに繰を拡散する(約1E20cm^{**}~1E21cm^{**})。 そして、フォトリソグラフィ技法及びエッチを拡散する(約1E20cm^{**})。 そして、フォトリングラフィ技法及びエッチを払散する(約1E20cm^{**})。 そして、フォトリングラフィ技法及びエッチを払散する(約1E20cm^{**})。 そして、フォト電極加工を行う。 次にゲート電極4003をマスクとして繰をイオン注入(加速電圧40

体装置の追随を許さない。 高集積化が超いたい ここの はいい ここと かっちょう かい ここと ない ここと はい こと はい にい こと はい にい こと はい こと にい こと はい こと にい こと はい こと

従って、素子の数細化が要求されている現在 ショートチャネル効果やパンチスルー現象を防ぐ 半導体装置の製造方法が望まれている。

また、業子の数細化に伴い各種コンタクト径も縮小されている。 ゲート多結晶シリコンのコンタ

KeV.注入量1~3E13cm*) し表面進度 が~1 E 1 8 c m - 1 程度になるように n - 層 4 0 4、 すなわちしDD (Lightly Doped Drain) 層を形成する (同図(a))。 次に基板 全面にCVDSiO* 膜を150nm~250n m 堆積した後、 異方性エッチングつまり垂直方向 のみに前記CVDSiOsの堆積膜厚分をエッチ ングし、ゲート電極403の飼面部に150nm ~ 2 5 0 n m 幅のサイドウオール 4 0 5 を形成す る。次に、ヒ素(80KeV,8E15cm-*) を住入しNMOSのソースドレイン406領域を 形成する。 その後ソース・ドレイン領域に注入し た不鈍物を重気的に活性化するために 800℃ 程度の高温で約30~40分程度の熱処理を行う (同図(b))。 つぎにリンガラス膜 4 0 8 を 7 0 0 nm程度堆積して層間絶縁膜とする。 次に この 暦間絶縁膜408を平坦化するために900七程 度で約30~40分程度リフローする。 そして フォトリソグラフィ技法及びエッチングにより所 望の箇所にソースドレイン電極窓409、 ゲート

電極窓 4 1 0 を形成する。 そして A L - S i - C u 4 1 1 を 8 0 0 n m 程度堆積。 加工して電極とする。

発明が解決しようとする課題

従来のMOSトランジスタの製造方法であると イオン住入によりソース・ドレイン領域を形成し ているため 及びその電気的活性化のための熱処 理 またその後の平坦下のためのリンガラス膜堆 積後のリフロー時の熱処理等のため ソースドレ イン拡散層は深くなる傾向にある。 (1μm近辺の デバイスでは拡散層は約0.2~0.3 μ n程度であ る。) 拡散層が戻くなれば トランジスタのショ ートチャネル効果やパンチスルー効果が助長され また今後の微細化・高集積化に伴ってその効果は 顕著に現れてくる。 その課題を解決するためにイ オン注入の加速エネルギーを減少させて拡散層を 形成するという手段が考えられるが NMOS.P MOS両方の拡散層とも1El5cm-*程度の高 ドーズ量が必要であり低加速エネルギーで実現す るのは非常に困難である。 逆にドーズ量を減少し

化を引き起こす。
また 高濃度に不純物拡散されたゲート多結晶シリコンの電極窓も 業子の敬細化が要望され箱小化がなされてきている。 それに伴って 製造プロセス途中で、多結晶シリコン表面が酸化されたり、所望せぬ不純物汚染があると ゲート多結晶

て拡散層を浅くするという手及も考えられるが

それでは拡散層の層抵抗が増加し 素子特性の劣

シリコン表面の不純物濃度が低くなり、 ゲート電極コンタクトの特性が劣悪になる可能性が大きくなってきている。

本発明は、上述の問題点に鑑みて為されたもので、ソース・ドレイン部の拡散層の深さを浅くする効果を有することができ、またゲート多結晶シリコン表面の不純物濃度を増加させ、ゲート電極窓のコンタクト抵抗を安定して提供することを目的とする。

課題を解決するための手段

本発明は上述の問題点を解決するため 半導体

基板に不純物層を形成する工程と 前記不純物層の一部にイオン注入により非晶質層を形成する工程と 前記半導体基板に熱処理を加え前記非晶質層に不純物を集結させる工程とを有することを特徴とする半導体装置の製造方法である。

また第4族元素,フッ素,フッ化物,不活性ガスを イオン住入することにより半導体基板を非晶質化 することを特徴とする。

製造方法である。

作用

本発明は上述の構成によって、所望の位置に不 純物拡散層を集結させることができ、従って容易 に、ソースドレイン拡散層の保さを浅くすること ができ、ショートチャネル効果及びパンチスルー 現象を抑制でき、さらにゲート多結晶シリコンの 電極窓コンタクト特性も安定して提供でき、特性 が良好で信頼性の高い微細な半導体装置を得ることが可能となる。

実施例

以下、図面を参照して本発明の半導体装置の製造方法について詳細に説明する。 簡単のため、本発明をNMOSに採用した例を記載する。

第1図(a)では P型シリコン基板100に NMOSが形成されるPウエル層101(1E15cm⁻⁹程度)を設ける。 薄いゲート酸化膜102(10nm~25nm)を形成した後 CVD 法により多結晶シリコンを~300nm堆積する。 その後POC1•拡散により多結晶シリコンに構を 約1 E 2 1 c m - * 程度ドープして低抵抗化を行う。 次に前記多結晶シリコン膜をフォトリソグラフィ 技法及びエッチングによりゲート電極加工を行う。 次に このゲート電極 1 0 3 をマスクにして 操 をイオン注入 (加速電圧 4 0 K e V、 注入量 1 ~ 3 E 1 3 c m - *) し 表面濃度が~ 1 E 1 8 c m - * 程度になるように n * 層 1 0 4 を形成しし D D 層とする。

次に第1図(b)では 基板全面に絶縁膜例えば C V D S i O * 膜を 1 5 0 ~ 2 5 0 n m 堆積した後 異方性のエッチングつまり垂直方向のみに前記 C V D S i O * の堆積膜厚分をエッチング し ゲート電極 1 0 3 の 例壁に 1 5 0 ~ 2 5 0 n m 幅のサイドウォール 1 0 5 を形成する。次に前記サイドウォール付きゲート電極をマスクとしてヒ業(8 0 K e V、6 E 1 5 c m - *)を往入し N M O Sのソースドレイン 1 0 6 領域を形成する。

次に第1図(c)では、この工程が本発明の特徴の1つであるが、ソースドレイン層及びゲート電極にシリコンを例えば40keV、2E15c

その後 第1図(e)では リンガラス膜108を700nm程度堆積して層間絶縁膜とし 次にこの層間絶縁膜を平坦化するために900で程度で約30~40分程度リフローする そしてフォトリソグラフィ技法及びエッチングにより所望の箇所にソースドレイン電極窓109、ゲート電極窓110を形成する そしてAL-Si-Cu

m-*でイオン注入する。 ソースドレイン層及びゲート多結晶シリコン中ではその飛程距離より、 半、導体基板表面 ゲート多結晶シリコン表面より約50 nm程度のところに非晶質層 10 7 が形成される。

次に900℃,3.0分程度の熱処理を加える。 そ うすると 第1図 (d) に示すようにソースドレ イン暦では非晶質層107に換やヒ素がパイルア ップして、ソースドレイン層表面から約50 nm 程度のところの濃度が高くなり、 (この高くなっ た原因は半導体基板中の不純物(この場合は媒 ヒ衆)が集まったから)ソースドレイン拡散層を 茂くすることができるのである。 また ゲート多 結晶シリコン103中でも同様の現象が起きる。 例えばこの熱処理前にゲート多結晶シリコン中に 不純物や 多結晶シリコン表面に酸化膜などがで きて 表面の不純物濃度(この場合は燐濃度)が 低くなったとしても(コンタクト抵抗の異常増加 が予想される)、 本発明を用いることによりゲー ト多結晶シリコン表面から約50 nm程度の位置

膜 1 1 1 を 8 0 0 n m 程度堆積 加工して電極と する。

非晶質層に不能物が集まるという現象のデータ を補足しておく。 燐拡散したゲート多結晶シリコ ン中に逆導電型のフッ化物であるBFaを注入し 熱処理を行った実験結果を示す。 この実験は N 型ゲート多結晶シリコン中にBなどの逆葉覚型(P型)の不純物がまいこんで来た場合を規定して (単にB汚染のみでは異常なコンタクト抵抗増加 が予想される)、 そこに本発明の特徴であるイ オン往入により非晶質層をつくり熱処理を行うと ゲート多結晶シリコンのコンタクト抵抗はどうな るかという実験と等価である。 実験の内容を詳し く述べると 3 E 2 0 c m **程度に高速度に提拡 散した多結晶シリコン300nmにBF ≠を注入し ない試料と 40 keV,3E15cm-*で住入し た試料を作成し、その後、900℃でNa容囲気中 で40分熱処理を加えた。 そして、 層間感 コン タクト、アルミ電極を形成した。 第2回に2つの 試料のケルピン法による 2 . 0 μ m □ の多結晶シリ

コンとアルミ電極のコンタクト抵抗の結果を示す。 BF *を40keV.3E15cm⁻¹の条件で注入したものと、全く注入しない試料のコンタクト抵抗の差は約3倍程度の増加にとどまった。 前記条件でBF *を注入するとBの多結晶シリコン表面の機度は、ほぼP(燐)の濃度と同程度の約3E20cm⁻¹と予想され、相殺効果により抵抗の異常増加が予想されるところである。 しか し、実際は約3倍程度の増加にとどまった。

第3図に構ドープ多結晶シリコンにBF *を40keV,3E15cm-*で注入した試料のP(繰),B,FのSIMS分析結果を示す。 同図から明らかな様にBF *の注入により表面のP(繰)がパイルアップ300していることがわかる。 これは多結晶シリコン表面から約100nm程度のところがBF *注入により非晶質化し、その後の熱処理によってP(繰)がパイルアップしたのである。そのため、BよりP(繰)が多結晶シリコン表面の濃度が高くなり、予想したよりコンタクト抵抗の増加がみられなかった。

でき、またゲート多結晶シリコンのコンタクト特性も安定して良好に提供することができる。

また本実施例ではソースドレイン層とゲート多結晶シリコンの導伝型が同じ例を示したが、基質でいても構わない。しかし、その場合は非晶質層形成イオン注入は、シリコンなどの第4族元素のファ化物。または不活性ガスで層が望ましい。もし、サート多結晶非晶質層形成イオン注入とは分けて行ってもよい。

また 本発明をCMOS構造で行ってもよい。

以上のように従来は熱処理を加えることにより、ソースドレイン拡散層が深くなっていたが、本発明を用いると熱処理を加えても拡散層は深くならず、また非晶質化を行うイオン注入の条件を変えるだけで所望の位置の不純物層の濃度を増やするとができる。 すなわち工程が簡単でしかも所望の位置 特に浅い位置にも拡散層を形成することが

その版 非晶質層形成イオン往入材料はシリコンなどの第4族元素 フッ素 第4族元素のフッ化 物 または不活性ガスなどが望ましい もしは NMOSのソースドレイン N型ゲート多結晶シリコンを非晶質化するときにはN型のイオンを非晶質化で住入し、PMOSのソースドレイン、P型ゲート多結晶シリコンを非晶質化するときはP型のイオン種またはそのフッ化物を注入すれば良い

また、本発明の実施例はLDD構造を有する半導体装置であったが、特にDDD(Double Diffused Drain)構造を持つ半導体装置、単一ドレイン型半導体装置でも良いことは言うまでもない。

発明の効果

以上の説明から明らかなように 本発明によれば ソース・ドレイン拡散層の深さを残くできショートチャネル効果及びパンチスルー効果を抑制でき さらにゲート多結晶シリコン表面のコンタクト特性を安定して良好な信頼性の高い数細な

半導体装置を得ることが可能となる。


4、 図面の簡単な説明


第1図は本発明の一実施例に於けるNMOSトランジスタのプロセスフロー断面図 第2図は横ドープ多結晶シリコンにBF *を注入したときと注入しない時のケルビン法によるコンタクト抵抗特性図 第3図は燐ドープ多結晶シリコンにBF *を注入したときのP(繰).B.FのSIMS分析特性図 第4図は従来の製造方法を用いて作成したNMOSトランジスタの構造断面図である。


100,400…シリコン基板 101.40i…Pウエル圏 102,402…ゲート酸化膜 103,403…ゲート電極 104,404…n⁻隠 105,405…サイドウォール (CVDSiOa 膜)、106,406…ソースドレイン圏 107…非晶質隠 108,408…リンガラス膜 108,409ソースドレイン電極窓 110,410…ゲート電極窓 111,411…AL-Si-Cu 膜 300…繰のパイルアップ。

代理人の氏名 弁理士 栗野重孝 ほか1名











第 1 図



第 2 図

リンドープ多結晶シリコンのBF2注入によるコンタクト抵抗



CONCENTRATION (atoms/cc)

CONCENTRATION (atoms/cc)

CONCENTRATION (atoms/cc)

B

CONCENTRATION (atoms/cc)

CONCENTRATION (atoms/cc)


CONCENTRATION (atoms/cc)


CONCENTRATION (atoms/cc)

CONCENTRATION (atoms/cc)

CONCENTRATION (atoms/cc)

第 4 因





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.